verilog中assign是什么意思