有哪些適合大學生學習的網(wǎng)站推薦？一.嗶哩嗶哩年輕人的聚集地，不僅戲曲和鬼畜很酷，一些教程和直播也很酷。第二，教程和自學網(wǎng)站騰訊課堂:學習內容非常豐富，包括計算機、法律、會計、美術、英語和生活的一些方面

有哪些適合大學生學習的網(wǎng)站推薦？

一.嗶哩嗶哩

年輕人的聚集地，不僅戲曲和鬼畜很酷，一些教程和直播也很酷。

第二，教程和自學網(wǎng)站

騰訊課堂:學習內容非常豐富，包括計算機、法律、會計、美術、英語和生活的一些方面。

大規(guī)模開放在線課程網(wǎng)

學習計算機的最佳選擇，HTML，Java，python，Vue.js……...

三、職位招聘類

高校人才網(wǎng):招聘求職的好去處

對于各大專業(yè)，以及中小學，醫(yī)學，科研人才。還有一些大學招聘信息。

第四，考試，高級班

教育考試網(wǎng)

不用說，四六級，雅思，托福都離不開它。

五、千圖網(wǎng)、知心地圖網(wǎng)、花瓣網(wǎng)，這些都是一些素材網(wǎng)站，難免要設計一些圖片。

6.大學慕課

這個網(wǎng)站可以 不要分開。幾千所名校提供免費課程，無論是預習還是復習都是不錯的選擇。

visio怎樣畫門？

如果您需要在VISIO中繪制門，您可以從模塊工具中調用建筑模塊，并將所需類型的門拖動到所需位置并調整其大小。

門電路符號在word中如何輸入？

在word中直接輸入門符號并不容易。如果你必須以這種輸入它們，你必須插入圖形。

在Office中做電路，要用Office Visio這個軟件，它是Office家族的一員，是制作電路圖、流程圖等等的專用軟件。它做出的圖紙可以直接轉到WORD。

微軟formula 3.0主要是做公式，沒有做電路圖的能力。

總結數(shù)字電路設計的一般方法？

我來自西北工業(yè)大學計算機學院微電子研究所?，F(xiàn)在我是微電子學院一年級的學生。我的專業(yè)是數(shù)字集成電路設計。研究生一上學期，初步掌握了數(shù)字集成電路后端綜合設計方法。本學術素養(yǎng)課程報告主要討論后端流程的實現(xiàn)。方法、經(jīng)驗和相關見解。

一般來說，軟件工程師和硬件工程師的需求量是10:1，也就是說，硬件工程師的需求量遠遠小于軟件工程師，硬件工程師分為模擬類和數(shù)字類。模擬集成電路設計主要包括ADC、DAC、PLL等。數(shù)字設備。完成的電路設計更傾向于實現(xiàn)特定功能的芯片，如CPU、GPU、MCU、MPU、DSP等。

事實上，在這個階段，數(shù)字集成電路的設計方法已經(jīng)非常類似于借助EDA工具進行軟件開發(fā)。典型的數(shù)字集成電路開發(fā)一般包括以下步驟:

1.根據(jù)需求，自上而下設計電路模塊，明確數(shù)字系統(tǒng)需要實現(xiàn)哪些功能，再細分成各個功能模塊。這時候的設計形式一般是框圖，用visio或者其他繪圖軟件實現(xiàn)。這個環(huán)節(jié)是松散的，但卻是非常重要的，因為根據(jù)在設計大模塊和指標時，一定要結合實際情況，否則后期會經(jīng)過無限的返工，甚至達不到預定的指標。一般由德高望重、經(jīng)驗豐富的工程師進行整體設計。

2.定義好每個模塊之后，接下來就是實現(xiàn)每個模塊的功能。由于硬件描述語言的存在，我們可以很容易地 "寫作與寫作通過硬件描述語言的模塊實現(xiàn)方法。在這個實驗中，我使用了Verilog HDL。絕對代碼復雜度與模塊的復雜度有關。在這個實驗中，我使用了 "八位格雷碼計數(shù)器 "。

3.在完成了 "八位格雷碼計數(shù)器 "，有必要 "預模擬和模擬設計。所謂預仿真，主要是驗證代碼描述是否正確，計劃的功能是否真正實現(xiàn)。一般用Modelsim軟件進行仿真，仿真是成功的。進入下一階段。如果不成功，需要返回修改后的代碼。

4.預仿真成功后，即可得到功能正確的Verilog設計代碼。此時可以將代碼下載到FPGA板上進行驗證(JTAG Quartus)，證明設計是正確的。對于一些低集成要求和非常緊迫的時間數(shù)字電路設計項目，可以直接用FPGA實現(xiàn)芯片功能。顯然，F(xiàn)PGA這種通用器件可以 不能滿足ASIC高集成度、低功耗、高專用性的設計要求，只能用于相對簡單粗糙的設計。

5.接下來，進入后端流程。這時候就需要專門的服務器和昂貴的EDA工具。這也是硬件設計入門難的原因之一。如果一個沒有接觸過軟件編程的有志青年立志做軟件工程，一般一臺電腦，一本書就夠了，最多。買正版編譯器(VS，Eclipse，DW等。)，但是做硬件電路設計，一臺電腦一本書最多能畫PCB。要成為核心部分，你必須使用強大的服務器和昂貴的EDA工具，因為普通PC可以 我負擔不起 "后端和綜合 "工作要求。而且linux下大量復雜的操作會讓人望而卻步。

6.在后端平臺準備好之后，您可以將 "八位格雷碼計數(shù)器 "進了站臺。這時候應該馬上考慮什么組件庫和流程？因為同一個與非門，不同的元器件庫實現(xiàn)細節(jié)不同，MOS管的細節(jié)可能差別很大，另外還需要測試?？紤]到工藝，這些工藝文件來自相關制造商(TSMC、CSMS等。)，這也是個人能夠 不要做后端——因為你幾乎不可能以自己的名義與TSMC討論工藝庫文檔。畢竟，作為一個沒有經(jīng)驗，沒有錢和技能的初學者，你可以 不要裝滿它。有信心和一個幾萬人幾億資金的工藝廠簽約。仔細篩選后(很多情況下沒得選)，確定你要用的流程。在這個實驗中，我使用了我的高級實驗室改進的組件庫和TSMC 0.18um技術，EDA工具是Ca。Dance IC 614

7.經(jīng)過一系列的配置后, "八位格雷碼計數(shù)器 "已經(jīng)變成了一個巨大的工程文件。我建議使用TCL腳本文件進行配置。然后可以進行RTL級合成。所謂RTL級合成其實指的是 "重寫 "Verilog代碼合成。工具(我用的是Encounter)可以識別的Verilog代碼。一般來說，這類似于翻譯 "古典文學與藝術進入 "白話文與漢語和 "編譯與編輯在C語言中，就是把一種高級語言翻譯成匯編代碼。當然，理論可以直接寫RT。l級代碼，但這就跟直接寫匯編語言一樣，復雜程度不言而喻。

8.RTL級合成完成后，將RTL Verilog導入到Encounter中進行真正的后端合成。導入RTL碼后，還需要解釋標準單元庫的LEF文件，定義電源和地的線名。這個時候需要一個MMMC騙局。fig配置的過程比較復雜，主要是相關文件和設備狀態(tài)(TT、ss、FF等。).

9.完成導入配置，然后是芯片版圖設計，即布圖。Floorplan需要設置一些基本的參數(shù)，比如芯片的長寬(面積)，引腳留的空間，芯片利用率等等。縱橫比建議為0.2-5，復雜電路利用率為0.8。5、一般電路利用率0.90，簡單電路利用率0.95。

10.電力計算，電力線路排列的依據(jù)，主要為環(huán)形和條形。比如數(shù)字電路芯片功耗55mW，冗余增加到2倍左右。設計為100mW，電流約60mA，這是總電量。源線60u。如果每條線都是10u，那么就有六條電源線，一邊一條，中間四條。在遭遇中有一個特殊的接線配置器。接線后，可以先申請，再取消重復嘗試。

11.排列IO引腳。如果沒有提前導入IO，可以重新導入(TCL)或者自行調整。

12.前置，因為Verilog中往往有很多模塊，每個模塊對應一個布局模塊。布局時要注意一些布局原則。布局一般可以通過簡單的拖動來完成。 "八位格雷碼計數(shù)器 "因為只有一個模塊，所以你不 不需要復雜的布局。

13.布局是一個不斷修改和改進的過程。放置是在前置后進行，然后是后置。布局之后，需要時鐘樹綜合(CTS)。CTS的目的是使每個信號都受到約束。會及時傳輸?shù)较乱粋€順序單元，否則會影響芯片的主頻(主頻是設計前確定的指標)，然后在Post-CTS中調整不滿足時鐘約束的部分的布線。

14.布局后路由，即路由。特殊走線，需要先走線，再后置。這些步驟在某種程度上是 "點按鈕 "和 "參數(shù)匹配 "，但是后端合成一定要頭腦清醒，一定要知道為什么。單擊這些按鈕以及要配置的參數(shù)。

15.經(jīng)過多次迭代，配置好IO引腳后，就可以填充整張圖片，用各種金屬層覆蓋不用的區(qū)域。單人 "八位格雷碼計數(shù)器 "由于其結構簡單而具有較大的未覆蓋面積。

16.至此，Encounter中的后端綜合已經(jīng)完成，網(wǎng)表可以導出為GDSII格式，為了檢查DRC和LVS，還需要 "網(wǎng)表 "轉換成示意圖格式。

17.將后端集成的GDSII文件導入Virtuoso。Virtuoso是一款模擬集成電路設計軟件。將GDSII文件導入該軟件有兩個主要目的。一種是在Virtuoso中導入GDSII文件。Do "后期模擬與設計來驗證概念芯片經(jīng)過一系列的后端綜合的過程后是否能達到設計要求。此時仿真已經(jīng)考慮到了延遲、電阻、功耗等實際問題。如果仿真有問題，需要返工修改，必要時重新布線。當...的時候“后仿真”通過后，還要對該芯片進行DRC和LVS檢查，DRC是查看是否滿足所選工藝的要求，因為在實際情況下，一些理論上的值是不現(xiàn)實的，比如過細的線無法生產(chǎn)，柵極間的距離過短可能會導致短路，導線和各金屬層間電容會影響電路功能等等。LVS是比較版圖和原理圖之間的拓撲關系是否不一致。第二，方便以后設計數(shù)?；旌闲酒?，因為模擬集成電路直接在Virtuoso中進行。最后，兩者可以結合在一起，設計一個混合信號集成電路。

18.檢驗后，您可以聯(lián)系工藝供應商進行加工，如TSMC。一般處理需要跟上企業(yè)的業(yè)務流程。大約一個月后，芯片加工完畢，然后進入測試階段。焊接，測試，驗證芯片指標，提出改進方案。

至此，一個數(shù)字集成電路從概念到實物的全過程已經(jīng)完成，每一步都值得研究和回味。從24解碼器到復雜的CPU，過程基本相同。一個學期后的學習，我基本掌握了這個流程。我以后會在這所大學更加努力行業(yè)的方向繼續(xù)前進，培養(yǎng)核心競爭力。