汽車尾燈控制器設(shè)計(jì)？基于單片機(jī)的汽車尾燈控制器的設(shè)計(jì)要求具備以下功能：(1)尾燈控制器由液晶屏、按鍵、蜂鳴器、LED燈、超聲波模塊、照度傳感器等組成。(2)要求開機(jī)后在液晶屏上顯示課程名稱、班級(jí)、學(xué)號(hào)

汽車尾燈控制器設(shè)計(jì)？

基于單片機(jī)的汽車尾燈控制器的設(shè)計(jì)要求具備以下功能：

(1)尾燈控制器由液晶屏、按鍵、蜂鳴器、LED燈、超聲波模塊、照度傳感器等組成。

(2)要求開機(jī)后在液晶屏上顯示課程名稱、班級(jí)、學(xué)號(hào)、姓名等信息，要求顯示時(shí)間為5秒；

(3)車尾左右兩側(cè)有四個(gè)燈：黃燈、紅燈、霧燈、倒車燈，前方有燈(遠(yuǎn)光燈、近光燈)、黃燈、霧燈；

(4)白天正常行駛時(shí)，車燈不亮，夜間行駛時(shí)，兩個(gè)前車燈亮；

(5)左轉(zhuǎn)時(shí)，左黃燈亮(2Hz)，右轉(zhuǎn)時(shí)，右黃燈亮；

(6)汽車剎車時(shí)，兩個(gè)紅燈都亮；

(7)能見度低或夜間行駛時(shí)，霧燈開啟；

(8)倒車時(shí)，紅燈和倒車燈亮。倒車過程中最近障礙物的距離由超聲波傳感器測量，當(dāng)安全距離小于5米、2米、1米、0.5米時(shí)，蜂鳴器鳴響更快。

(9)所有的狀態(tài)和測量參數(shù)應(yīng)顯示在液晶顯示屏上。

汽車尾燈控制時(shí)序邏輯電路設(shè)計(jì)畢業(yè)論文？

1設(shè)計(jì)簡介

1。1初始條件：

本課程設(shè)計(jì)要求使用中小型集成電路芯片7400、7404、74138、7476、7486等器件實(shí)現(xiàn)汽車尾燈顯示的控制功能。工作電源Vcc為12V。電路組成框圖。如圖1所示：

圖1電路框圖

1。

2需要完成的主要任務(wù)：

1。2。1設(shè)計(jì)任務(wù)

根據(jù)已知條件，設(shè)計(jì)并制作了汽車尾燈顯示器的控制電路。

1。2。2設(shè)計(jì)要求

車尾左右各有三個(gè)指示燈(LED模擬)。這些要求是：

汽車正常行駛時(shí)，尾燈全部熄滅。

汽車右轉(zhuǎn)時(shí)，右邊的三個(gè)指示燈依次亮起。

汽車左轉(zhuǎn)時(shí)，左側(cè)的三個(gè)指示燈向左方向亮起。

臨時(shí)制動(dòng)時(shí)，所有指示燈同時(shí)閃爍。

選擇電路方案，完成已確定的電路方案的設(shè)計(jì)。計(jì)算電路元件參數(shù)和元件選擇，畫出整體電路原理圖，并說明基本原理。

制作實(shí)際操作裝置。(可選：用EWB軟件完成仿真)，按規(guī)定格式寫設(shè)計(jì)報(bào)告。

目錄

1設(shè)計(jì)概論

1。1設(shè)計(jì)要求

1。

2需要完成的主要任務(wù)

2設(shè)計(jì)原則

2。1汽車尾燈顯示狀態(tài)與汽車行駛狀態(tài)的關(guān)系2

2。2汽車尾燈控制器的功能

2。

3系統(tǒng)框圖

單元電路設(shè)計(jì)與分析

3。1開關(guān)控制電路

3。二進(jìn)制計(jì)數(shù)器

3。

3解碼和顯示驅(qū)動(dòng)電路

3。4尾燈狀態(tài)顯示電路

附錄1總體電路圖。18

附錄2部件清單

參考：

1-@qq.com

基于VHDL語言的汽車尾燈控制電路設(shè)計(jì)摘要3360本課題主要基于可編程邏輯器件，使用硬件描述語言VHDL，采用自頂向下的設(shè)計(jì)方法編寫程序?qū)崿F(xiàn)汽車尾燈的控制，并對(duì)控制器進(jìn)行編程和下載。它體積小、功耗低、成本低、安全可靠，并能實(shí)現(xiàn)控制器的在系統(tǒng)編程，其升級(jí)改進(jìn)極為方便。關(guān)鍵詞： VHDL汽車尾燈控制時(shí)鐘信號(hào)1。尾燈控制電路總框圖。根據(jù)電路總框圖的描述，我們大概可以了解整個(gè)汽車尾燈的工作原理，從中可以發(fā)現(xiàn)，當(dāng)左右轉(zhuǎn)向燈同時(shí)有效時(shí)，六個(gè)燈的閃爍是由一個(gè)與非門實(shí)現(xiàn)的。并且可以知道，本次設(shè)計(jì)的尾燈控制電路主要分為三個(gè)模塊，即控制模塊、左轉(zhuǎn)LFTA模塊和右轉(zhuǎn)麗塔模塊。知道了這幾點(diǎn)，我們就可以詳細(xì)解釋這個(gè)設(shè)計(jì)了。2.模塊孔。模塊孔如圖所示，是整個(gè)程序的控制模塊。程序如下：庫IEEE use _ logic _ entity kong is port(左、右： in STD _ logic LFT、RIT、lr:out std_logic) End kong架構(gòu)kong_logic of kong is Begin Process(左、 右)變量a : STD _ logic _ vector(1 down to 0)Begin a :=左放大器右Case a is When quot; 00 quot;=gtlftlt=#039; 0 #039; Lr lt=#039; 0 #039; When quot; 10 quot;=gtlftlt=#039; 1 #039; Ritlt=#039; 0 #039; Lr lt=#039; 0 #039; When quot; 01 quot;=gtritlt=#039; 1 #039; Lftlt=#039; 0 #039; Lr=#039; 0 #039; When other=gtritlt=#039; 1 #039; lflt=#039; 1 #039; lrlt 該控制模塊定義的實(shí)體名為孔。在程序中，實(shí)體名稱應(yīng)該與存儲(chǔ)的文件名一致。如果實(shí)體名為kong，存儲(chǔ)的文件名為kong.vhd，該段包有五個(gè)端口，名稱分別為left.right.lft.rit.lr .和right為輸入端口，left、rit和lr為輸出端口，端口類型為std_logic數(shù)據(jù)類型。描述部分結(jié)束后，是結(jié)構(gòu)的描述部分。結(jié)構(gòu)是整個(gè)VHDL語言的重要組成部分。這部分給出了模塊的具體描述，并指定了輸入和輸出之間的行為。一個(gè)結(jié)構(gòu)的輸入輸出關(guān)系可以用三種方式描述：行為描述、寄存器傳輸描述和結(jié)構(gòu)描述。除了結(jié)構(gòu)的框架完全相同。這個(gè)結(jié)構(gòu)包含一個(gè)過程語句，過程語句還包含兩個(gè)敏感量，process(左，右)。它是一組從流程開始到結(jié)束的順序執(zhí)行語句。ieee標(biāo)準(zhǔn)數(shù)據(jù)類型“STD _ begin _ vector”定義了一個(gè)兩位向量1downto 0，變量為A，程序?qū)⒆笥抑唾x給A，然后執(zhí)行case語句。case語句是無序的，因此所有條件表達(dá)式的值都是并行處理的。當(dāng)條件表達(dá)式的值為“00”時(shí)，lft，rit，lr，都變成0，所有信號(hào)無效。當(dāng)條件表達(dá)式為“10”時(shí)，左轉(zhuǎn)信號(hào)lft有效，其他所有信號(hào)無效。當(dāng)條件表達(dá)式為“01”時(shí)，右轉(zhuǎn)信號(hào)rit有效，其他無效。如果條件表達(dá)式是other，那么rit，lft，lr LR都設(shè)置為1，即都有效。語句。結(jié)束進(jìn)程和結(jié)構(gòu)語句。3.模塊LFTA源程序：庫IEEE use _ logic _ entity LFTA is port(en，clk，LR3360IN STD _ logic L2，L1，l0:out std_logic) End lfta架構(gòu)lft _ arc of lfta is Begin Process(clk，en，LR)變量tmp : STD _ logic _ vector(2 down to 0)Begin If lr=#039; 1 #039; then tmp :=quot; 111 quot; Elsif en=#039; 0 #039; then tmp :=quot; 00定義的實(shí)體名是LFTA，分為六個(gè)端口，分別是en、clk、lr、l2。l1，l0，其中en，clk，lr為輸入，l2，L1，l0的端口模式為輸出，其端口類型也為std_logic數(shù)據(jù)類型。

在lfta程序中，結(jié)構(gòu)名為lft_arc，實(shí)體名為LFTA。在結(jié)構(gòu)中有一個(gè)過程，其中定義了三個(gè)敏感量CLK、EN和LR，變量名tmp是一個(gè)2下到0的三位向量。左右開關(guān)同時(shí)打開時(shí)，lr有效，即lr=1。此時(shí)tmp:=quot;111 quot;右側(cè)三燈區(qū)全部亮，當(dāng)tr=1但en=0時(shí)，左側(cè)三燈區(qū)全部滅。如果這兩種情況都不成立，那么當(dāng)lr=#039;0 #039;是時(shí)鐘的上升沿脈沖時(shí)，如果tmp=quot;000 quot;則左邊第一個(gè)燈亮，否則將tmp(1 downto 0)和#039; 0 #039;之和賦給tmp，然后左邊三個(gè)燈區(qū)從左到右依次開關(guān)。最后，tmp(2)發(fā)送到l2，tmp(1)發(fā)送到l1，tmp(0)發(fā)送到lo，結(jié)束程序和結(jié)構(gòu)。這是左轉(zhuǎn)時(shí)程序執(zhí)行的全過程。通過理解左轉(zhuǎn)，就很容易做出右轉(zhuǎn)，其執(zhí)行過程與左轉(zhuǎn)非常相似。我們還可以發(fā)現(xiàn)，LFTA模塊的作用是在左轉(zhuǎn)時(shí)控制左三燈區(qū)，當(dāng)左右信號(hào)有效時(shí)，輸出都是‘1’。讓我們來看看右轉(zhuǎn)控制模塊。4.模塊RITA源程序：庫IEEE use _ logic _ entity RITA is port(en，CLK，LR3360IN STD _ logic R2，R1，r0:out std_logic) End rita架構(gòu)rit _ arc of RITA is Begin Process(clk，en， lr)變量tmp : STD _ logic _ vector(2 down to 0)Begin If lr=#039; 1 #039; then tmp :=quot; 111 quot; Elsif en=#039; 0 #039; then tmp :=quot; 000 quot; Elsif clk #039; event and clk=#039; 1 #039; then If tmp=quot; 000 quot; then tmp :=quot; 100 quot; Else tmp :=#039; 0 #039; amp tmp(2 down to 1)end If r2lt=tmp(2 此時(shí)庫定義的實(shí)體名是rita，前面已經(jīng)提到過，不再贅述。六個(gè)端口en、clk、lr、r2、r1、r0。en、CLK和LR用在同一個(gè)封裝中，R2、R1和R0的端口是輸入和輸出。在結(jié)構(gòu)中，引入了一個(gè)過程和：clk、en、lr三個(gè)敏感量，引入方式與左轉(zhuǎn)相同。變量tmp是一個(gè)從2到0的三位向量。當(dāng)左右開關(guān)同時(shí)打開時(shí)，lr=#039;1 #039;那么此時(shí)的變量tmp=#039;111 #039;也就是右邊的三燈區(qū)有信號(hào)，三燈區(qū)全部打開。否則，lr=#039;0 #039;當(dāng)en=#039;0 #039;tmp=#039;000 #039;時(shí)，即三燈區(qū)被完全破壞。Elsif clk#039;event和clk=#039;1#039; 1 #039;表示當(dāng)時(shí)鐘脈沖的上升沿到來時(shí)，en=#039;1 #039;如果tmp=quot;000 quot;發(fā)送quot; 100 quot;到tmp。這時(shí)，右邊的第一盞燈亮了。否則，會(huì)將#039; 0 #039;和tmp(2 downto 1)的和發(fā)送到tmp，并依次點(diǎn)亮右邊的第一盞燈、第二盞燈和第三盞燈。然后結(jié)束if語句。之后和左轉(zhuǎn)的程序一樣，把tmp(2)里的值發(fā)給r2，把tmp(1)里的值發(fā)給r1，把tmp(0)里的數(shù)據(jù)發(fā)給r0，然后結(jié)束流程語句和整個(gè)結(jié)構(gòu)語句。然后全車尾燈的VHDL程序控制就結(jié)束了。5.結(jié)論3360本設(shè)計(jì)采用硬件描述語言VHDL來實(shí)現(xiàn)汽車尾燈的控制?？偨Y(jié)整個(gè)設(shè)計(jì)方案，可以發(fā)現(xiàn)一些問題。外觀設(shè)計(jì)3360的優(yōu)點(diǎn)基本實(shí)現(xiàn)了汽車行駛時(shí)尾燈點(diǎn)亮的各種情況。設(shè)計(jì)上少了：因?yàn)轵?qū)動(dòng)時(shí)所有開關(guān)都是控制的，所以每個(gè)開關(guān)都要有消除機(jī)械振動(dòng)的裝置，基本的RS觸發(fā)就可以實(shí)現(xiàn)。所以在條件允許的情況下可以進(jìn)一步完善整個(gè)設(shè)計(jì)。6.參考文獻(xiàn)：王機(jī)械工業(yè)出版社2006年1月彭榮秀武漢理工大學(xué)出版社2005年9月潘清華大學(xué)出版社2006年11月27庫IEEE use _ logic _ entity Zhu kong is Port(left，right:in std_logic Lft，rit，lr : out STD _ logic)end architecture kong _ arc of Zhu kong is Begin Process(left，right)變量a 3360 STD _ logic _ vector(1 downto 0