FPGA用什么編程語(yǔ)言？。我經(jīng)?？吹胶芏嗳嗽谡搲蠁?wèn)FPGA是不是用C語(yǔ)言開(kāi)發(fā)的？一些外國(guó)公司致力于開(kāi)發(fā)編譯器，使用C語(yǔ)言代替VHDL成為可能。他們還開(kāi)發(fā)了一些開(kāi)發(fā)工具來(lái)支持用C語(yǔ)言進(jìn)行FPGA編程。

FPGA用什么編程語(yǔ)言？

。

我經(jīng)?？吹胶芏嗳嗽谡搲蠁?wèn)FPGA是不是用C語(yǔ)言開(kāi)發(fā)的？一些外國(guó)公司致力于開(kāi)發(fā)編譯器，使用C語(yǔ)言代替VHDL成為可能。他們還開(kāi)發(fā)了一些開(kāi)發(fā)工具來(lái)支持用C語(yǔ)言進(jìn)行FPGA編程。然而，大多數(shù)FPGA編程語(yǔ)言仍然使用Verilog和VHDL語(yǔ)言，C語(yǔ)言一般不用于編程。

FPGA可以使用VHDL語(yǔ)言和Verilog語(yǔ)言進(jìn)行編程和開(kāi)發(fā)。目前，前者在歐洲使用較多，后者在美國(guó)和日本使用較多，后者與C語(yǔ)言接近。如果您熟悉C語(yǔ)言，可以選擇使用veriloghdl語(yǔ)言?；菊Z(yǔ)法與C非常相似，而且非常靈活。VHDL語(yǔ)言比較嚴(yán)謹(jǐn)。

事實(shí)上，這兩種語(yǔ)言沒(méi)有太大的差別，它們的描述能力是相似的。掌握一門(mén)語(yǔ)言后，你可以通過(guò)短期的學(xué)習(xí)很快學(xué)會(huì)另一門(mén)語(yǔ)言。語(yǔ)言的選擇主要取決于周?chē)说氖褂昧?xí)慣，這有利于將來(lái)的學(xué)習(xí)和交流。當(dāng)然，如果你是一個(gè)專(zhuān)用集成電路（ASIC）設(shè)計(jì)師，你必須首先掌握Verilog，因?yàn)樵贗C設(shè)計(jì)領(lǐng)域，超過(guò)90%的公司使用Verilog進(jìn)行IC設(shè)計(jì)。對(duì)于PLD/FPGA設(shè)計(jì)人員，可以自由選擇兩種語(yǔ)言。

設(shè)計(jì)人員通過(guò)計(jì)算機(jī)模擬和綜合HDL語(yǔ)言邏輯，方便、高效地設(shè)計(jì)數(shù)字電路和產(chǎn)品。

相對(duì)而言，VHDL在歐洲得到了廣泛的應(yīng)用，其特點(diǎn)是邏輯嚴(yán)謹(jǐn)、謹(jǐn)慎。Verilog在美國(guó)使用較多，其特點(diǎn)是語(yǔ)法更加靈活。它們?cè)谡Z(yǔ)法結(jié)構(gòu)上差別不大，具有普遍性。用VHDL編寫(xiě)的程序可能看起來(lái)有些臃腫，但它更便于后續(xù)的調(diào)試和修改。

FPGA使用什么編程語(yǔ)言？Verilog和VHDL。這里給初學(xué)者一個(gè)建議：從VHDL開(kāi)始，考慮到Verilog的先進(jìn)水平，互相學(xué)習(xí)更有利于程序的理解和編寫(xiě)。