四種觸發(fā)器的特性方程 電子技術(shù)基礎(chǔ),根據(jù)時序邏輯電路圖求激勵方程表達式,激勵方程是什么?
電子技術(shù)基礎(chǔ),根據(jù)時序邏輯電路圖求激勵方程表達式,激勵方程是什么?激勵方程是時序電路中觸發(fā)器的輸入方程。例如,如果在時序電路中使用D觸發(fā)器,D觸發(fā)器輸入端的邏輯函數(shù)就是時序電路的激勵方程1、邏輯函數(shù)的
電子技術(shù)基礎(chǔ),根據(jù)時序邏輯電路圖求激勵方程表達式,激勵方程是什么?
激勵方程是時序電路中觸發(fā)器的輸入方程。例如,如果在時序電路中使用D觸發(fā)器,D觸發(fā)器輸入端的邏輯函數(shù)就是時序電路的激勵方程
1、邏輯函數(shù)的區(qū)別:當(dāng)JK觸發(fā)器出現(xiàn)時鐘脈沖動作時,當(dāng)J和K同時為0時,狀態(tài)不變;當(dāng)J為0和K時K為1,次態(tài)為0;當(dāng)J為1,K為0時,次態(tài)為1;當(dāng)J=1K=1時,次態(tài)與當(dāng)前態(tài)相反。D觸發(fā)器(由與非門組成),其邏輯功能是:當(dāng)D=1時,q=0;當(dāng)D=0時,q=1;其二,觸發(fā)方式不同:JK觸發(fā)器是在時鐘邊緣觸發(fā)的,一般是上升沿rs。D觸發(fā)器可分為高電平觸發(fā)器和低電平觸發(fā)器,有時也可分為時鐘邊緣觸發(fā)器。擴展數(shù)據(jù)觸發(fā)器是一種具有存儲功能的二進制存儲器件,是各種時序邏輯電路的基本器件之一。觸發(fā)器可分為RS觸發(fā)器、JK觸發(fā)器、D觸發(fā)器和t觸發(fā)器。按其功能可分為主從觸發(fā)器和邊觸發(fā)器。目前,國內(nèi)TTL集成觸發(fā)器主要有edge-d觸發(fā)器、edge-JK觸發(fā)器和主從JK觸發(fā)器。這些觸發(fā)器可以轉(zhuǎn)換為其他函數(shù)觸發(fā)器,但轉(zhuǎn)換后的觸發(fā)器的觸發(fā)模式不變。例如,從邊轉(zhuǎn)換的觸發(fā)器仍然由邊觸發(fā)。D觸發(fā)器是一種存儲器件,起著臨時存儲數(shù)據(jù)的作用。
MOSFET或與門在電路中起開關(guān)作用。
觸發(fā)器是存儲設(shè)備。不同類型的觸發(fā)器根據(jù)輸入數(shù)據(jù)具有不同的臨時數(shù)據(jù)值。D觸發(fā)器是數(shù)字集成電路中應(yīng)用最為廣泛的一種觸發(fā)器,因為存儲數(shù)據(jù)是D觸發(fā)器的輸入。
JK觸發(fā)器和D觸發(fā)器,他們的觸發(fā)特性有什么不同?
1、邏輯功能的區(qū)別:當(dāng)JK觸發(fā)器出現(xiàn)時鐘脈沖動作時,當(dāng)J和K同時為0時,狀態(tài)保持不變;當(dāng)J為0和K為1時,二次狀態(tài)為0;當(dāng)J為1和K為0時,二次狀態(tài)為1;當(dāng)J=1K=1時,二次狀態(tài)與當(dāng)前狀態(tài)相反。D觸發(fā)器(由與非門組成),其邏輯功能是:當(dāng)D=1時,q=0;當(dāng)D=0時,q=1;其二,觸發(fā)方式不同:JK觸發(fā)器是在時鐘邊緣觸發(fā)的,一般是上升沿rs。D觸發(fā)器可分為高電平觸發(fā)器和低電平觸發(fā)器,有時也可分為時鐘邊緣觸發(fā)器。
D觸發(fā)器具有什么功能?
J-K觸發(fā)器和D觸發(fā)器的邏輯功能和觸發(fā)方式如下:
1。JK觸發(fā)器:邏輯功能:JK觸發(fā)器允許J和K同時為1。當(dāng)J和K同時變?yōu)?時,輸出值狀態(tài)將反轉(zhuǎn)。換句話說,如果結(jié)果為0,則變?yōu)?;如果結(jié)果為1,則變?yōu)?。觸發(fā)方式:觸發(fā)器不改變一次,在CP的觸發(fā)邊沿從1變?yōu)?之前,可以添加輸入信號。該電路要求J和K信號在CP信號觸發(fā)邊緣之前傳輸?shù)紾3和G4的輸出端,因此它們的相加時間至少比與非門的延遲時間提前一級。
2. D觸發(fā)器:邏輯功能:D觸發(fā)器在CP(時鐘脈沖)前沿反轉(zhuǎn)(正跳0→1)。觸發(fā)器的二次狀態(tài)取決于CP脈沖上升沿之前d端的狀態(tài),即二次狀態(tài)=d,因此它有兩個功能:設(shè)置0和設(shè)置1。觸發(fā)方式:D觸發(fā)器由四個與非門組成,其中G1和G2構(gòu)成基本RS觸發(fā)器。當(dāng)電平觸發(fā)主從觸發(fā)器工作時,輸入信號必須加到正跳邊之前。如果在CP高電平期間輸入端有干擾信號,則可能導(dǎo)致觸發(fā)狀態(tài)錯誤。邊緣觸發(fā)器允許在CP觸發(fā)器邊緣之前立即添加輸入信號。